进行接触
接触电阻似乎有两个来源 。 缺陷引起的间隙源于在 MoS2沉积期间或在金属接触形成期间产生的表面缺陷 。 台积电的工作在沉积过程中使用氧气来钝化硫空位 ， 这是缺陷的一种来源 。 Kumar 提出 ， 来自热激发接触金属的物理轰击也有助于增加接触电阻 。 斯坦福大学的工作使用了锡和铟 ， 它们是低熔点材料 ， 可以以最小的损坏进行沉积 。 当用金覆盖时 ， 这些金属形成在 450°C 以上稳定的合金 ， 使其与现有的 BEOL 工艺兼容 。
金属诱导的间隙状态是接触电阻的另一个贡献者 ， 导致费米能级钉扎 。 当费米能级被钉扎时 ， 界面处的能垒高度与接触金属的功函数无关 ， 不能用于调节阈值电压 。 半金属作为潜在接触很有趣 ， 因为它们在费米能级上没有带隙和低态密度 。 因此 ， 它们往往不会产生 MIGS 。 在半金属中 ， 铋和锡的熔点较低 ， 分别为 271.5°C 和 231.9°C 。 锑的熔点为 630.6°C ， 更适合工艺 。 在 TSMC 提出的工作中 ， Ang-Sheng Chou 建议将 40% 或更多的锑与铋合金化可以实现接触势垒高度、合金导电性和熔点的共同优化 。
虽然英特尔集团的最佳联系人也使用锑 ， 但他们警告说 ， MoS 2 NMOS 器件远远落后于硅基准 ， 在目标亚阈值摆动值下 ， 电流比硅低 3 倍 ， WSe2 PMOS 器件的情况更糟 。 他们最好的器件使用钌触点 ， 在 141 mV/decade 的亚阈值摆幅下实现了 50 μA/μm 的电流 。
大多数 2D 半导体 FET 演示都使用顶部触点 ， 因为它们更容易制造 。 不过 ， 边缘触点更小 ， 这可以减少整体器件的占用空间 ， 也可以减少通道长度的积极缩放 。 此外 ， 如上所述 ， 2D 材料的边缘确实具有悬空键 。 与顶部触点中存在的弱范德华键相比 ， 边缘触点可能形成共价键 。 台积电的 Terry Hung 在 2020 年 IEDM 上展示的工作表明 ， 边缘接触消除了费米能级钉扎 。 界面表面（二维材料边缘的\"中间线\"）形成一个偶极子 ， 其效应随着距离的增加而迅速衰减 。
总体而言 ， 二维半导体器件的前景充其量是喜忧参半 。 虽然最近的研究表明材料生产和触点制造方面取得了重大进展 ， 但尚未证明可以与前沿硅竞争的设备 。 当它们确实出现时 ， 它们很可能涉及与当前晶圆厂不同的材料和工艺 。
相关经验推荐
- 半导体|全球半导体“吸金王”：收入远超联发科、高通，达到4790亿元
- 联想|匪夷所思！联想刚官宣入局半导体，现在却陷入另一场风波
- 芯片|全球目光聚焦：第一次直接断供半导体，我们的反击号角终于吹响！
- 半导体|国产耳机南卡骨传导Runner Pro3实力领衔高光时刻！
- 半导体|本质终于暴露了？新消息传来：联想与美企共同对俄发出制裁
- 芯片|半导体+元宇宙, 生产VR设备芯片, 供货英特尔、谷歌、三星、华为
- 芯片|俄乌战争全面开打，美国芯片业将失去半导体级氖气和钯元素供应？
- 半导体|“橙就”只需一点！联想智能语音鼠标上市 多款功能玩转桌面黑科技
- 半导体|未来十年中国超越美国？哈佛大学发布报告，三大领域取得技术突破
- 半导体|TCL成为国内电视销量第一品牌！有实力抗衡三星吗？